Forschung, News, Wirtschaft
Schreibe einen Kommentar

„Twinlab“ eröffnet: Sachsen und Araber stapeln Chips in der Wüste

Abb.: TUD

Abu Dhabi/Dresden, 12.4.2012: Die TU Dresden und das „Masdar Institute of Science and Technology“ (MIST) haben heute das bereits angekündigte „TwinLab“ in Abu Dhabi in den Arabischen Emiraten eröffnet. Das auf deutscher Seite mit zunächst 2,4 Millionen Euro von der „European Science Foundation“ dotierte Labor soll 3D-Computerchips in Stapelbauweise entwickeln und deren Energieeffizienz verbessern. Das teilten heute der sächsische Staatskanzleichef Johannes Beermann (CDU) und die TU Dresden mit.

Doktoranten forschen an 3D-Chips

Im Rahmen eines Austauschprogramms werden jeweils zehn bis zwölf Doktoranten aus Dresden und Abu Dhabi im jeweils anderen Land forschen (daher auch der Name TwinLab = Zwillingslabor). Sie werden wechselseitig in der Wüste und an der Elbe nach Wegen suchen, verschiedene Funktionschips so übereinander zu stapeln und diese Ebenen effizient durchzukontaktieren, dass kompakte elektronische Baugruppen auf kleinstem Raum realisiert werden können. Solche 3D-Stapel werden unter anderem in Computertelefonen und in Autos benötigt, wo Platz der limitierende Faktor ist.

Weitere Hightech-Kooperationen mit Abu Dhabi geplant

Gründer und Leiter des „TwinLabs“ wird Gerhard Fettweis sein, Professor für Mobile Nachrichtensysteme an der TU Dresden, der sich in der Vergangenheit beispielsweise mit Forschungen am LTE-Handydatenfunk und dessen Nachfolge-Standards einen Namen gemacht hatte. Er hat große Pläne für sein Projekt: „Es soll als Katalysator für eine intensivere Zusammenarbeit verstanden werden. Unser ‚TwinLab‘ ist das erste gemeinsame Forschungsprojekt, das wir zwischen Sachsen und Abu Dhabi aufgebaut haben. Wir hoffen, dass sich unser Modell so erfolgreich entwickelt, dass es zum Vorbild für weitere ‚TwinLab‘ wird, die sich dann auch anderen herausfordernden Themen widmen können.“

Verschiedene Pfade zur 3D-Integration

3D-Integration gehört derzeit in der Halbleiterbranche zu den großen Trendthemen. Dabei werden verschiedene Pfade verfolgt: Intel zum Beispiel setzt für seine neuesten Prozessoren selbstentwickelte „Trigate“-Transistoren ein, die schon auf der Nanoebene nicht mehr flächig, sondern räumlich aufgebaut werden, um höhere Integrationsdichten zu erreichen. Andere stapeln im Frontend-Prozess verschiedene Funktionsebenen auf den Siliziumscheiben und kontaktieren sie dann durch. Eine Variante davon sind Chipstapel, die zum Beispiel auch analoge (Beispiel: Mikroantennen für den Handy-Empfang) und digitale Schaltkreise übereinander schichten. In Dresden beschäftigt sich auch das Fraunhofer-An-Institut „Assid“ bereits mit solchen 3D-Technologien. Heiko Weckbrodt

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind mit * markiert.