Fraunhofer-Experten vom EAS Dresden arbeiten an Simulationen, die beim Entwurf hochzuverlässiger Chips „Made in Europe“ helfen Dresden, 17. März 2021. Um Schaltkreise „Made in Europe“ zuverlässiger zu machen, wollen Fraunhofer-Ingenieure aus Dresden den Chip-Entwurfsprogrammen eine „Fehlerphysik“ beibringen: Durch rasche Testläufe, die über eine künstlich simulierte Alterung der Schaltkreise hinausgehen, sollen Mikroelektronik-Designer künftig schon beim Entwurf spätere Ausfallrisiken erkennen können. Das geht aus einer Mitteilung des Fraunhofer-Institutsteils „Entwicklung Adaptiver Systeme“ (EAS) in Dresden hervor.