Alle Artikel mit dem Schlagwort: Imposer

Röntgentomografie eines vertikal durchkontaktierten 3D-Chipstapels aus Dresden. Abb.: DCN

3D-Chips: Hoffnungsträger für Europas Nanoelektronik

Dresden setzt auf Halbleiter-Konstruktion im Raum statt nur in der Fläche Dresden, 11. April 2015: Mit neuen Chiparchitekturen, die 2D- und 3D-Elektronikkonstruktionen kombinieren, könnte Europa im weltweiten Standortwettbewerb deutlich punkten – und hat dafür inzwischen auch gute Chancen. Das hat Professor Ehrenfried Zschech vom Dresdner Zentrum für Nanoanalyse (DCN) im Vorfeld der internationalen Elektronik-Tagung „Frontiers of Characterization and Metrology for Nanoelectronics“ (FCMN) eingeschätzt, die am 14. April 2015 in Dresden beginnt. „In der 3D-Integration wird sich Europa positionieren können und für den Halbleiter-Standort Dresden sehe ich da besonders gute Entwicklungsmöglichkeiten“; sagte er im Oiger-Gespräch.“

Fraunhofer führt 3D-Chipforschung im Dresdner ASSID fort

Nun Regelfinanzierung durch Bund und Land Dresden, 29. November 2013: Das Dresdner Fraunhofer-Forschungszentrum für 3D-Chipintegration „ASSID“ hat eine wichtige Hürde auf dem Weg zu einem regulären Institut genommen: Die Fraunhofer-Gesellschaft (FHG) hat heute beschlossen, das ASSID fortgeführen und in die Regelfinanzierung von Bund und Land zu überführen. Das teilte das sächsische Wissenschaftsministerium mit. „Die Entscheidung ist ein gutes Signal für den Mikroelektronik-Standort Sachen“, begrüßte Wissenschaftsministerin Sabine von Schorlemer (parteilos) die Entscheidung.

Dresdner 3D-Chip-Forscher planen Ausbau

Zehn Millionen Euro teure 300-mm-Anlagen sollen Entwicklung ab 2013 forcieren Dresden, 26.7.11: Das Dresdner Fraunhoferzentrum ASSID erwägt, ab 2013 seine Kapazitäten in Dresden-Boxdorf für zehn Millionen Euro auszubauen. Das teilte Jürgen Wolf, der Leiter des Fraunhofer-Zentrums “All Silicon System Integration Dresden” (ASSID), auf Oiger-Anfrage mit. In den vergangenen eineinhalb Jahren seit der Gründung in einer ehemaligen Qimonda-Entwicklungsfabrik habe man eine Erprobungslinie für die 3D-Chipintegration auf 300-Millimeter-Siliziumscheiben (Wafer) hochgefahren, so Wolf. “Und wir haben bereits einzigartige technologische Ergebnisse vorzuweisen.” Daher sei daran zu denken, eine 300-mm-Chipgehäuse-Anlage (Moldung- bzw. eWLB-Technik) anzufügen. Die Entscheidung darüber müssen aber letztlich das ASSID-Mutterinstitut für Zuverlässigkeit und Mikrointegration (IfZM) und die Fraunhofergesellschaft treffen. Freistaat soll Infrastruktur für gebündelte Ressourcen schaffen Zugleich appellierte Wolf an den Freistaat Sachsen, eine “bessere Infrastruktur” für die vielen Mikroelektronik-Forscher im Raum Dresden zu schaffen. Eine Option wäre es, mehrere kleine Entwicklungsprojekte und Instiute aus dem Großreinraum Dresden in der pleite gegangenen Qimonda Dresden unterzubringen, wobei das Land sich um die aufwändige technische Infrastruktur kümmern könnte. Dieser Reinraum wurde allerdings kürzlich von Infineon gekauft (Oiger berichtete). Der Münchner …