Die Grafik zeigt den dreidimensionalen Aufbau, die Kontakte (Interconnects) und Schnittstellen (Interfaces) zwischen Chiplets und verschiedenen Chipebenen.
Grafik: Fraunhofer-IIS / EAS