Am Dresdner ASSID erproben die Fraunhoferforscher an 300-mm-Linien die 3D-Chipintegration. Abb. (3): Fraunhofer
Zehn Millionen Euro teure 300-mm-Anlagen sollen Entwicklung ab 2013 forcieren
Dresden, 26.7.11: Das Dresdner Fraunhoferzentrum ASSID erwägt, ab 2013 seine Kapazitäten in Dresden-Boxdorf für zehn Millionen Euro auszubauen. Das teilte Jürgen Wolf, der Leiter des Fraunhofer-Zentrums „All Silicon System Integration Dresden“ (ASSID), auf Oiger-Anfrage mit. In den vergangenen eineinhalb Jahren seit der Gründung in einer ehemaligen Qimonda-Entwicklungsfabrik habe man eine Erprobungslinie für die 3D-Chipintegration auf 300-Millimeter-Siliziumscheiben (Wafer) hochgefahren, so Wolf. „Und wir haben bereits einzigartige technologische Ergebnisse vorzuweisen.“ Daher sei daran zu denken, eine 300-mm-Chipgehäuse-Anlage (Moldung- bzw. eWLB-Technik) anzufügen. Die Entscheidung darüber müssen aber letztlich das ASSID-Mutterinstitut für Zuverlässigkeit und Mikrointegration (IfZM) und die Fraunhofergesellschaft treffen.
Freistaat soll Infrastruktur für gebündelte Ressourcen schaffen
Video über das ASSID
Zugleich appellierte Wolf an den Freistaat Sachsen, eine „bessere Infrastruktur“ für die vielen Mikroelektronik-Forscher im Raum Dresden zu schaffen. Eine Option wäre es, mehrere kleine Entwicklungsprojekte und Instiute aus dem Großreinraum Dresden in der pleite gegangenen Qimonda Dresden unterzubringen, wobei das Land sich um die aufwändige technische Infrastruktur kümmern könnte. Dieser Reinraum wurde allerdings kürzlich von Infineon gekauft (Oiger berichtete). Der Münchner Elektronikkonzern will sich demnächst festlegen, wie er diese Investition künftig nutzt.
Bei der TSV-Technik werden die Chipebenen durch die Sperrschicht kontaktiert
Das ASSID sieht in der 3D-Integration – also im Übergang zu räumlich konstruierten Computerchips – den Schlüssel für noch leistungsfähigere Halbleiter. Diese Konstruktionstechnik werde es ermöglichen, einerseits schnellere Halbleiter zu konstruieren, andererseits auch analoge Elektronik direkt auf die Chips zu integrieren, erklärte Wolf. Anwendungsfelder wären beispielsweise leistungsfähige und sehr kompakte Bilderkennungssysteme, aber auch besonders gegen Hacker geschützte Sicherheitslösungen. Dabei setzt das Dresdner Zentrum auch auf die vertikale Durchkontaktierung mehrerer Chipebenen (Through Silicon Vias = TSV) für hochintegrierte schnelle Digitalchips wie etwa Speicher-Prozessoren-Kombinationen. Diese Technologie wird im „Frontend“ eingesetzt, in der ersten und besonders aufwändigen Fertigungsphase der Wafer.
Als zweiten Pfad verwendet das ASSID so genannte „Imposer“ im „Backend“-Prozess (Nachbearbeitungsphase), bei der übereinandergestapelte Digital- und Analogchips beziehungsweise Sensoren im Nachhinein dreidimensional vernetzt werden. Zu den ASSID-Kunden zählen zum Beispiel Global Foundries, Infineon, X-Fab, NXP und Bosch.
3D-Integration liegt weltweit im Trend
Auch andere Unternehmen und Forschungseinrichtungen verfolgen weltweit den 3D-Pfad: Intel beginnt demnächst die Produktion von Trigate-Prozessoren, deren Transistoren dreidimensional völlig neu konstruiert wurden. Der tainwanesische Auftragsfertiger TSMC will etwa zeitgleich mit der Fertigung von TSV-Halbleitern beginnen. Unter den Forschungsinstituten gehören das IMEC in Belgien (3000 Mitarbeiter) und Leti in Genf zu den ASSID-Konkurrenten. Das Dresdner Zentrum hat derzeit 40 Mitarbeiter und will in absehbarer Zeit auf eine 50-köpfige Belegschaft kommen. „Wir suchen derzeit dringend nach hochqualifizierten Leuten, zum Beispiel Elektrotechnik- und Werkstoffkunde-Absolventen“, sagte Wolf. Heiko Weckbrodt
Ihre Unterstützung für Oiger.de!
Ohne hinreichende Finanzierung ist unabhängiger Journalismus nach professionellen Maßstäben nicht dauerhaft möglich. Bitte unterstützen Sie daher unsere Arbeit! Wenn Sie helfen wollen, Oiger.de aufrecht zu erhalten, senden Sie Ihren Beitrag mit dem Betreff „freiwilliges Honorar“ via Paypal an:
Vielen Dank!